河北航天150度can芯片批發常用解決方案「北京啟爾特」

收發器

隨著技術的不斷發展，高速串行VO技術取代傳統并行I/O技術已經成為當前趨勢。并行總線接口速度快為ATA7的133 MB/s,2003年發布SATA1. 0規格提供的傳輸率就已經達到了150 MB/s, SATA3. 0理論速度更是達到了600 MB/s的速度，設備工作在高速時，并行總線容易遭受干擾和串擾，使得布線相當復雜。而串行收發器的運用能簡化布局設計，減少連接器數量。在具有相同的總線頻寬時，串行接口的功耗也比并行端口小。并且設備工作模式從并行傳輸轉變為串行傳輸，串行的速度就可以隨著頻率的提高而成倍的提高。基于FPGA具有嵌入式Gb速率級別以及低功耗架構優點，它能使得設計師利用的EDA工具快速解決協議和速率的變化問題。隨著FPGA的廣泛應用，收發器整合在FPGA中，成為解決設備傳輸速度問題的一個有效辦法

收發器關鍵技術

信號完整性收發器中的鎖相環(PLL , phase locked loop ) , CDR(clock and data recovery) ,8B/10B編等各個混合信號模塊設計中有模擬信號，如PLL中的壓控振蕩器，也有數字信號，如PLL中的分頻器等。在一個芯片中，同時存在模擬和數字信號，容易產生電源同步噪聲、地反彈和信號串擾。并且收發器的更高數據率意味著非理想的傳輸線效應會使布線更加困難，各層中的銅線會產生“趨膚效應”，高頻信號掠過導體的表面，增加了信號衰減。

收發器系統硬件組成

每一路高速收發器包括發送器和兩個通道，發送器和都是由物理編碼子層(PCS,p場si-cal coding sublayer)與物理介質附加子層(PMA , physi-cal media additional sublayer)兩部分組成。PCS包括兼容所支持協議的收發器中的數字功能的硬核邏輯實現，發送通道包括相位補償FIFO、字節串行器、8B/10B編碼器等模塊;接收通道包括字對齊器、速率匹配FIFO,8B/10B、字節解串器、字節排序器、相位補償FIFO等模塊。PMA包括I/O緩沖器的模擬電路、CDR、串行器/解串器(SER/DES以及用于優化串行數據通道性能的可編程預加重與均衡。設備收發器通道工作時，FPGA架構中的輸出并行數據通過發送器PCS和PMA進行傳輸，終轉化為串行數據發送出去。接收到的輸人串行數據通過PMA和PCS的處理以串行數據格式傳輸到FP以架構內部中，進行下一步的處理。

收發器分類

全雙工方式（full duplex）是指當數據的發送和接收分流，分別由兩根不同的傳輸線傳送時，通信雙方都能在同一時刻進行發送和接收操作，這樣的傳送方式就是全雙工制。在全雙工方式下，通信系統的每一端都設置了發送器和，因此，能控制數據同時在兩個方向上傳送。全雙工方式無需進行方向的切換，因此，沒有切換操作所產生的時間延遲。半雙工方式（half duplex）是指使用同一根傳輸線既作接收又作發送，雖然數據可以在兩個方向上傳送，但通信雙方不能同時收發數據，這樣的傳送方式就是半雙工制。采用半雙工方式時，通信系統每一端的發送器和，通過收/發開關轉接到通信線上，進行方向的切換，因此，會產生時間延遲。