電路板設計廣州誠信企業

高速電路設計面臨的問題

信號完整性

信號完整性（Signal Integrity，SI）是指信號在信號線上的質量，即信號在電路中以正確的時序和電壓作出響應的能力。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達接1收器，則可確定該電路具有較好的信號完整性。反之，當信號不能正常響應時，就出現了信號完整性問題。

高速PCB的信號完整性問題主要包括信號反射、串擾、信號延遲和時序錯誤。

● 反射：信號在傳輸線上傳輸時，當高速PCB上傳輸線的特征阻抗與信號的源端阻抗或負載阻抗不匹配時，信號會發生反射，使信號波形出現過沖、下沖和由此導致的振鈴現象。過沖（Overshoot）是指信號跳變的初個峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應；下沖（Undershoot）是指信號跳變的下一個谷值（或峰值）。過大的過沖電壓經常長期性地沖擊會造成器件的損壞，下沖會降低噪聲容限，振鈴增加了信號穩定所需要的時間，從而影響到系統時序。

● 串擾：在PCB中，串擾是指當信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合對相鄰的傳輸線產生的不期望的噪聲干擾，它是由不同結構引起的電磁場在同一區域里的相互作用而產生的。互容引發耦合電流，稱為容性串擾；而互感引發耦合電壓，稱為感性串擾。在PCB上，串擾與走線長度、信號線間距，以及參考地平面的狀況等有關。

● 信號延遲和時序錯誤：信號在PCB的導線上以有限的速度傳輸，信號從驅動端發出到達接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導致時序錯誤和邏輯器件功能混亂。

高速PCB的阻抗控制

高速電路采用的元器件集成度高，速度快，引出端子多，密度高，層數16層，能控制傳輸線的特性阻抗。特性阻抗就是傳輸線和介質共同作用結果下的阻止電磁場變化傳播的固有特性，因而和傳輸線的寬度、厚度、離參考層間距及介電參數等有關。傳輸線的特性阻抗是影響信號品質的重要因素，如果信號傳播過程中阻抗始終保持一致，那么信號可以很平穩地向前傳播。當阻抗發生了改變時，信號能量中的一- 部分反射回來，信號傳輸的連續性就被破壞，將導致信號失真。

什么是PCB中的板級去耦呢？

板級去耦其實就是電源平面和地平面之間形成的等效電容，這些等效電容起到了去耦的作用。主要在多層板中會用到這種設計方法，因為多層板可以構造出電源層和地層，而一層板與兩層板沒有電源層和地層，所以設計不了板級去耦。

多層板設計板級去耦時，為了達到好的板級去耦效果，一般在做疊層設計時把電源層和地層設計成相鄰的層。相鄰的層降低了電源?地平面的分布阻抗。從平板電容的角度來分析，由電容計算公式C=εs/4πkd可以，兩平板之間的距離d越小，電容值越大，相當于加了一個大的電解電容，相鄰的層兩平面的d是比較小的，所以電源層和地層設計成相鄰的層，可以達到比較好的去耦效果。