封裝測試設備廠家歡迎來電

封裝測試設備的芯片載體封裝

　　80年代出現了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small Outline Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)， 以0.5mm焊區中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是: 1.適合用SMT表面安裝技術在PCB上安裝布線; 2.封裝外形尺寸小，寄生參數減小，適合高頻應用; 3.操作方便; 4.可靠性高。

半導體封裝測試是指將通過測試的晶圓按照產品型號以及功能需求加工得到獨立芯片的一個過程。通常上來講，來自晶圓前道工藝的晶圓先在前段工藝（FOL）中被切割為較小的晶片，然后將切割好的晶片用膠水貼裝到相應的基板上，再利用超細的金屬導線或者導電性樹脂將晶片連接到基板的相應引腳，構成所要求的電路。

封裝測試的分類方式有多種，如以封裝組合中芯片數目為依據可以分為單芯片封裝和多芯片封裝;以材料為依據可以分為高分子材料類和陶瓷類;以器件和電路板連接方式為依據可以分為引腳插入型和表面貼裝型;以引腳分別為依據可以分為單邊引腳、雙邊引腳、四邊引腳、底部引腳等。封裝測試時在進行后段工藝（EOL），對獨立的晶片用塑料外殼加以封裝保護、塑封，以及后固化、切筋和成型、電鍍以及打印等工藝。封裝完成后進行成品測試，后入庫出貨。

封裝焊點熱疲勞失效

許多集成電路傳統上使用不含鉛的焊點凸點作為與其它管芯、封裝、甚至印刷電路板(PCB)的連接。相鄰層中不同的熱膨脹系數和溫度會使材料產生不同的膨脹和收縮。這些熱機械力，振動、機械沖擊等，會對焊點造成應變，并可能導致焊點和互連表面的裂紋。近，銅柱變得流行起來，因為它們的焊點間距更小。然而，這些相互連接的剛性更強，根據施加的應變，可能會更快地失效。