南海區(qū)數(shù)字ic視頻教程來電咨詢【瑞泰威科技】

發(fā)布時間：2020-12-20 04:03

【廣告】

數(shù)字ic后端設(shè)計(一)

1. 數(shù)據(jù)準(zhǔn)備。

　　對于 CDN 的 Silicon Ensemble而言后端設(shè)計所需的數(shù)據(jù)主要有是Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/O Pad的庫文件，它包括物理庫、時序庫及網(wǎng)表庫，分別以.lef、.tlf和.v的形式給出。如果你用的是PC Astro那你可用write_milkway,read_milkway傳遞數(shù)據(jù)。前端的芯片設(shè)計經(jīng)過綜合后生成的門級網(wǎng)表，具有時序約束和時鐘定義的腳本文件和由此產(chǎn)生的.gcf約束文件以及定義電源Pad的DEF（DesignExchange Format）文件。(對synopsys 的Astro 而言，經(jīng)過綜合后生成的門級網(wǎng)表，時序約束文件 SDC是一樣的,Pad的定義文件--tdf ， .tf 文件 --technology file， Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/OPad的庫文件就與FRAM, CELL view, LM view 形式給出(Milkway 參考庫 and DB, LIB file)

　　2. 布局規(guī)劃。

　　主要是標(biāo)準(zhǔn)單元、I/O Pad和宏單元的布局。而行外人一般想不到的是光二氧化硅還不夠，工程上二氧化硅和基板硅之間附著很差，必須加入Si-H鍵把二氧化硅層拴住。I/OPad預(yù)先給出了位置，而宏單元則根據(jù)時序要求進(jìn)行擺放，標(biāo)準(zhǔn)單元則是給出了一定的區(qū)域由工具自動擺放。布局規(guī)劃后，芯片的大小，Core的面積，Row的形式、電源及地線的Ring和Strip都確定下來了。如果必要在自動放置標(biāo)準(zhǔn)單元和宏單元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .

　　3. Placement -自動放置標(biāo)準(zhǔn)單元。

　　布局規(guī)劃后，宏單元、I/O Pad的位置和放置標(biāo)準(zhǔn)單元的區(qū)域都已確定，這些信息SE（SiliconEnsemble）會通過DEF文件傳遞給(PhysicalCompiler),PC根據(jù)由綜合給出的.DB文件獲得網(wǎng)表和時序約束信息進(jìn)行自動放置標(biāo)準(zhǔn)單元，同時進(jìn)行時序檢查和單元放置優(yōu)化。如果按技術(shù)來分的話，模擬IC可分為只處理模擬信號的線性IC和同時處理模擬與數(shù)字信號的混合IC。如果你用的是PC Astro那你可用write_milkway, read_milkway 傳遞數(shù)據(jù)。

數(shù)字IC中硬件木馬

由于當(dāng)今集成電路設(shè)計行業(yè)各個階段的相對獨立性，同時芯片設(shè)計與芯片制造過程分離的產(chǎn)業(yè)形式，導(dǎo)致攻擊者可能在芯片設(shè)計與制造環(huán)節(jié)中，將帶有特定惡意功能的“硬件木馬”電路植入到芯片內(nèi)部的硬件電路中。此外，模擬IC關(guān)鍵的是低失真和高信噪比，這兩者都是在高電壓下比較容易做到的。然而，集成電路芯片早已廣泛應(yīng)用于國民經(jīng)濟(jì)的各個領(lǐng)域，一旦遭受“硬件木馬”攻擊，必給社會各方面帶來嚴(yán)重后果。

首先根據(jù)AES算法原理，設(shè)計并優(yōu)化了一個128位的AES加密電路，并將其作為原始參考設(shè)計，在其中實現(xiàn)各種不同類型的硬件木馬，然后從以下三個相對獨立的方向著手來探索數(shù)字IC設(shè)計領(lǐng)域中硬件木馬的特性與檢測方法：FPGA設(shè)計流程，首先在片上實現(xiàn)我們的原始AES加密設(shè)計以及植入有木馬的AES設(shè)計，然后利用Nios II軟核處理器搭建測試平臺，來進(jìn)行AES模塊的測試以及其中硬件木馬的檢測；ASIC設(shè)計流程，通過完成原始AES加密模塊和植入有木馬的AES設(shè)計的后端實現(xiàn)并比較例如時鐘樹結(jié)構(gòu)之類的指紋信息、旁路信息，探索數(shù)字ASIC設(shè)計中檢測硬件木馬的潛在方法；電路的概率簽名理論，首先簡要介紹這一理論的數(shù)學(xué)原理，然后嘗試運用其來分析我們的AES設(shè)計中某一功能模塊的等價性。接下來，從微觀角度來學(xué)習(xí)半導(dǎo)體器件物理，了解二極管的工作原理。

數(shù)字集成電路電流測試

集成電路(IC)被生產(chǎn)出來以后要進(jìn)行測試。門電路是半定制數(shù)字集成電路的積木（StardardCell），所有的邏輯都將通過它們的實現(xiàn)。IC測試貫穿在IC設(shè)計、制造、封裝及應(yīng)用的全過程,被認(rèn)為是IC產(chǎn)業(yè)的4個分支(設(shè)計、制造、封裝與測試)中一個極為重要的組成部分,它已經(jīng)成為IC產(chǎn)業(yè)發(fā)展中的一個瓶頸。有人預(yù)計,到2012年,可能會有多達(dá)48%的好芯片不能通過測試,IC測試所需的費用將在IC設(shè)計、制造、封裝和測試的總費用中占80%～90%的比例。工業(yè)界常采用電壓測試和穩(wěn)態(tài)電流(I_(DDQ))測試來測試數(shù)字CMOS IC。

電壓測試包括邏輯測試和時延測試兩方面的測試內(nèi)容,前者驗證IC的功能是否正確,后者驗證IC的時間特性是否正確。C設(shè)計，掌握硬件描述語言和數(shù)字電路設(shè)計基礎(chǔ)知識固然是非常重要的，此外工具的使用也很重要。電壓測試方法可以檢測出大量的物理缺陷,而且比較簡單,速度較快。但是,由于電壓測試所使用的故障模型存在局限性,而且測試常常不能全速進(jìn)行,因此一般來說,電壓測試只善于驗證電路的功能。與電壓測試相比,(I_(DDQ))測試更善于檢測由于生產(chǎn)過程中的細(xì)微偏差而導(dǎo)致的一些“小”缺陷,它的優(yōu)點是能大幅度地降低測試數(shù)字CMOS IC的費用,提高它們的可靠性。但是,(I_(DDQ))測試除不能檢測那些不導(dǎo)致(I_(DDQ))增加的缺陷或故障(如串?dāng)_故障)之外,還受到深亞微米技術(shù)的挑戰(zhàn)。

瞬態(tài)電流(I_(DDT))測試是一種從供電回路,通過觀察被測電路所吸取的瞬間動態(tài)電流來檢測故障的一種方法,被認(rèn)為可以檢測出一些經(jīng)電壓測試和(I_(DDQ))測試所不能檢測的故障。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和容量、ISA/PCI/AGP插槽、ECC糾錯等支持。這種方法作為傳統(tǒng)的電壓測試和(I_(DDQ))測試方法的一個補(bǔ)充,正逐漸受到研究領(lǐng)域和工業(yè)界的關(guān)注。 (I_(DDT))測試研究雖然進(jìn)行了近10年的時間,但目前仍處在初級階段,所面臨的問題很多,離實際應(yīng)用還有相當(dāng)一段距離。本研究采用基于積分的平均電流分析法來研究(I_(DDT))測試,進(jìn)行了一些有益的探索性工作。

一個合格數(shù)字Ic設(shè)計師需要掌握的技能有哪些？

在數(shù)字IC設(shè)計流程中，前端設(shè)計工程師們需要運用到的技能有很多，那么對于設(shè)計師而言，需要掌握的技能到底有哪些呢？接下來和小編一起了解一下.

語言類

Verilog-2001/ VHDL

SystemVerilog/ SystemC

Makefile/ Perl/ Python

Tcl

工具類

NCVerilog/ VCS/ ModelSim

SimVision/ DVE/ Verdi

Vim/ Emacs

SVN/ CVS/ Git