射頻pcb設計高性價比的選擇【俱進科技】

17條PCB布局法則，輕松搞定80%以上的設計

12、電平變換芯片（如RS232）靠近連接器(如串口)放置。

13、易受ESD干擾的器件，如NMOS、CMOS器件等，盡量遠離易受ESD干擾的區域（如單板的邊緣區域）。

14、時鐘器件布局：（1）晶體、晶振和時鐘分配器與相關的IC器件要盡量靠近；（2）時鐘電路的濾波器(盡量采用“∏”型濾波)要靠近時鐘電路的電源輸入管腳；（3）晶振和時鐘分配器的輸出是否串接一個22歐姆的電阻；（4）時鐘分配器沒用的輸出管腳是否通過電阻接地；（5）晶體、晶振和時鐘分配器的布局要注意遠離大功率的元器件、散熱器等發熱的器件；（6）晶振距離板邊和接口器件是否大于1inch。

15、開關電源是否遠離ADDA轉換器、模擬器件、敏感器件、時鐘器件。

16、開關電源布局要緊湊，輸入輸出要分開，嚴格按照原理圖的要求進行布局，不要將開關電源的電容隨意放置。

17、電容和濾波器件：（1）電容務必要靠近電源管腳放置，而且容值越小的電容要越靠近電源管腳；（2）EMI濾波器要靠近芯片電源的輸入口；（3）原則上每個電源管腳一個0.1uf的小電容、一個集成電路一個或多個10uf大電容，可以根據具體情況進行增減

高速PCB的疊層設計

現在系統工作頻率的提高，使PCB的設計復雜度逐步提高，對于信號完整性的分析除了反射，串繞，以及EMI等之外，疊層設計的合理性和電源系統的穩定可靠也是重要的設計思想。合理而優良的PCB疊層設計可以提高整個系統的EMC性能，并減小PCB回路的輻射效應，同樣，穩定可靠的電源可以為信號提供理想的返回路徑，減小環路面積。現在普遍使用的是高速數字系統設計中多層板和多個工作電源，這就涉及多層板的板層結構設計、介質的選擇和電源/地層的設計等，其中電源（地）層的設計是至關重要的。同時，合理的疊層設計為好的布線和互連提供基礎，是設計一個優1質PCB的前提。

PCB的疊層設計通常由PCB的性能要求、目標成本、制造技術和系統的復雜程度等因素決定。對于大多數的設計，存在許多相互沖突的要求，通常完成的設計策略是在考慮各方面的因素后折中決定的。對于高速、高1性能系統，通常采用多層板，層數可能高達30層或更多。

什么是PCB中的板級去耦呢？

板級去耦其實就是電源平面和地平面之間形成的等效電容，這些等效電容起到了去耦的作用。主要在多層板中會用到這種設計方法，因為多層板可以構造出電源層和地層，而一層板與兩層板沒有電源層和地層，所以設計不了板級去耦。

多層板設計板級去耦時，為了達到好的板級去耦效果，一般在做疊層設計時把電源層和地層設計成相鄰的層。相鄰的層降低了電源?地平面的分布阻抗。從平板電容的角度來分析，由電容計算公式C=εs/4πkd可以，兩平板之間的距離d越小，電容值越大，相當于加了一個大的電解電容，相鄰的層兩平面的d是比較小的，所以電源層和地層設計成相鄰的層，可以達到比較好的去耦效果。