梅江區(qū)車載數(shù)字電視盒 拆咨詢客服「在線咨詢」

數(shù)字ic后端設(shè)計(jì)（二)

4.時(shí)鐘樹(shù)生成(CTS Clock tree synthesis) 。

芯片中的時(shí)鐘網(wǎng)絡(luò)要驅(qū)動(dòng)電路中所有的時(shí)序單元，所以時(shí)鐘源端門(mén)單元帶載很多，其負(fù)載很大并且不平衡，需要插入緩沖器減小負(fù)載和平衡。時(shí)鐘網(wǎng)絡(luò)及其上的緩沖器構(gòu)成了時(shí)鐘樹(shù)。一般要反復(fù)幾次才可以做出一個(gè)比較理想的時(shí)鐘樹(shù)。---Clock skew.

5. STA 靜態(tài)時(shí)序分析和后。

時(shí)鐘樹(shù)插入后，每個(gè)單元的位置都確定下來(lái)了，工具可以提出GlobalRoute形式的連線寄生參數(shù)，此時(shí)對(duì)參數(shù)的提取就比較準(zhǔn)確了。SE把.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析。主要包括：基本的RTL編程和，前端設(shè)計(jì)還可以包括IC系統(tǒng)設(shè)計(jì)、驗(yàn)證(verification)、綜合、STA、邏輯等值驗(yàn)證(equivalencecheck)。確認(rèn)沒(méi)有時(shí)序違規(guī)后，將這來(lái)兩個(gè)文件傳遞給前端人員做后。對(duì)Astro 而言，在detail routing 之后，

用starRC XT 參數(shù)提取，生成的E.V和.SDF文件傳遞給PrimeTime做靜態(tài)時(shí)序分析，那將會(huì)更準(zhǔn)確。

6. ECO(Engineering Change Order)。

針對(duì)靜態(tài)時(shí)序分析和后中出現(xiàn)的問(wèn)題，對(duì)電路和單元布局進(jìn)行小范圍的改動(dòng).

7. Filler的插入(pad fliier, cell filler)。

Filler指的是標(biāo)準(zhǔn)單元庫(kù)和I/O Pad庫(kù)中定義的與邏輯無(wú)關(guān)的填充物，用來(lái)填充標(biāo)準(zhǔn)單元和標(biāo)準(zhǔn)單元之間，I/O Pad和I/O Pad之間的間隙，它主要是把擴(kuò)散層連接起來(lái)，滿足DRC規(guī)則和設(shè)計(jì)需要。

8. 布線(Routing)。

Global route-- Track assign --Detail routing--Routing optimization布線是指在滿足工藝規(guī)則和布線層數(shù)限制、線寬、線間距限制和各線網(wǎng)可靠絕緣的電性能約束的條件下，根據(jù)電路的連接關(guān)系將各單元和I/OPad用互連線連接起來(lái)，這些是在時(shí)序驅(qū)動(dòng)(Timing driven )的條件下進(jìn)行的，保證關(guān)鍵時(shí)序路徑上的連線長(zhǎng)度能夠。11等規(guī)范，不然，這芯片將無(wú)法和市面上的產(chǎn)品兼容，使它無(wú)法和其他設(shè)備聯(lián)機(jī)。--Timing report clear

數(shù)字IC自動(dòng)測(cè)試設(shè)備

集成電路(Integrated Circuit,IC)測(cè)試是集成電路產(chǎn)業(yè)的一個(gè)重要組成部分,它貫穿IC設(shè)計(jì)、制造、封裝、應(yīng)用的全過(guò)程。集成電路晶圓(Wafer Test)測(cè)試是集成電路測(cè)試的一種重要方法,是保證集成電路性能、質(zhì)量的關(guān)鍵環(huán)節(jié)之一,是發(fā)展集成電路產(chǎn)業(yè)的一門(mén)支撐技術(shù)。而IC自動(dòng)測(cè)試設(shè)備(Automatic Test Equipment,ATE)是實(shí)現(xiàn)晶圓測(cè)試必不可少的工具。5、邏輯綜合――DesignCompiler驗(yàn)證通過(guò)，進(jìn)行邏輯綜合。 首先介紹數(shù)字IC自動(dòng)測(cè)試設(shè)備的硬件系統(tǒng)設(shè)計(jì)架構(gòu),分析了板級(jí)子系統(tǒng)的硬件結(jié)構(gòu)及功能。

重點(diǎn)討論了數(shù)字IC自動(dòng)測(cè)試設(shè)備中兩種關(guān)鍵的測(cè)試技術(shù):邏輯功能測(cè)試和直流參數(shù)測(cè)量,在系統(tǒng)分析其工作原理和測(cè)試方法的基礎(chǔ)上,設(shè)計(jì)了硬件電路,并通過(guò)實(shí)驗(yàn)平臺(tái)分別驗(yàn)證了電路的測(cè)試功能。 在IC自動(dòng)測(cè)試設(shè)備中,實(shí)現(xiàn)直流參數(shù)測(cè)量的模塊稱為參數(shù)測(cè)量單元(Parametric Measurement Unit,PMU)。PMU的測(cè)量方法有兩種,加壓測(cè)流和加流測(cè)壓。在IC生產(chǎn)流程中，IC多由專業(yè)IC設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel等大廠，都自行設(shè)計(jì)各自的IC芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。為了驗(yàn)證所設(shè)計(jì)的直流參數(shù)測(cè)試單元硬件電路,在的第四章介紹了一種構(gòu)建簡(jiǎn)單自動(dòng)測(cè)試系統(tǒng)的驗(yàn)證方法。

針對(duì)一種DC-DC開(kāi)關(guān)電源轉(zhuǎn)換芯片,首先詳細(xì)分析了該芯片各項(xiàng)參數(shù)的測(cè)試原理,設(shè)計(jì)了以MCU作為控制核心、集成2個(gè)PMU和其他一些硬件電路的簡(jiǎn)單測(cè)試板;然后根據(jù)芯片的測(cè)試要求設(shè)計(jì)了流程控制程序;后,通過(guò)實(shí)驗(yàn)驗(yàn)證了測(cè)試板的PMU能夠滿足參數(shù)測(cè)量精度要求。 的后部分,詳細(xì)列出了直流參數(shù)測(cè)量單元驗(yàn)證板對(duì)19片WAFER的測(cè)試統(tǒng)計(jì)數(shù)據(jù)。實(shí)驗(yàn)表明,PMU模塊的電壓測(cè)試精度為0.5%以內(nèi),微安級(jí)電流的測(cè)試精度為5%以內(nèi),自動(dòng)測(cè)試過(guò)程中沒(méi)有出現(xiàn)故障。似乎這些與狹義的數(shù)字電路設(shè)計(jì)不相關(guān)，但這恰恰公司降低成本的秘訣。驗(yàn)證了PMU模塊能夠滿足數(shù)字IC自動(dòng)測(cè)試設(shè)備的直流參數(shù)測(cè)試要求。

驅(qū)動(dòng)Ic綜合的過(guò)程有哪些？

轉(zhuǎn)換：將HDL/VHDL的描述，轉(zhuǎn)換成獨(dú)立于工藝的寄存器傳輸級(jí)（RTL）網(wǎng)標(biāo)，其中這些RTL模塊之間通過(guò)連線，實(shí)現(xiàn)互通互聯(lián)。

映射：在綜合環(huán)境中，目標(biāo)工藝庫(kù)（例如：TSMC40﹨TSMC22），將RTL級(jí)網(wǎng)標(biāo)映射到目標(biāo)工藝庫(kù)上面，形成門(mén)級(jí)網(wǎng)標(biāo)。

優(yōu)化：設(shè)計(jì)人員添加相應(yīng)的時(shí)序、面積約束。綜合器以滿足約束條件為目標(biāo)，進(jìn)行網(wǎng)標(biāo)級(jí)別的優(yōu)化。約束不同，然后得到的網(wǎng)標(biāo)會(huì)不一樣，并且，DC的合成策略是時(shí)序優(yōu)先，所以只有在滿足時(shí)序約束的基礎(chǔ)上，才會(huì)進(jìn)行面積的優(yōu)化。gcf約束文件以及定義電源Pad的DEF（DesignExchangeFormat）文件。如果經(jīng)過(guò)優(yōu)化，依然不能滿足時(shí)序要求，則在后面時(shí)序報(bào)告中，將會(huì)出現(xiàn)時(shí)序違例的路徑，在前端綜合過(guò)程中，我們一般只考慮建立時(shí)間（setup time）。設(shè)計(jì)人員需要分析時(shí)序違例的路徑，進(jìn)行各種處理，直到滿足建立時(shí)間約束。

瑞泰威驅(qū)動(dòng)IC廠家，是國(guó)內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號(hào)。